

IFT1225

ARCHITECTURE DES ORDINATEURS 2

Dép. d'IRO
Université de Montréal
(professeur E. Cerny)

99-09-06

IFT1225

1.1

Plan

Semaine

Sujets

- 1: Révision de circuits logiques, organisation de base d'un ordinateur, jeu d'instructions
- 2: Langage machine, langage d'assemblage, l'assembleur de SRC
- 3: Mesures de performance, quelques processeurs réels (SPARC, MC68000, PPC601, Pentium)
- 4, 5: Accélération du traitement d'instructions: pipelines, émission d'instructions multiples; machines à format d'instruction large (VLIW), introduction aux multiprocesseurs.

99-09-06

IFT1225

1.2

Plan

Semaine

Sujets

- 6 Unité de contrôle microprogrammée
- 7-9: Mémoire centrale: organisation, les composantes micro-électroniques (SRAM, DRAM, ROM, EPROM, EEPROM, FlashEPROM), modularisation, hiérarchie de mémoire: cache, mémoire virtuelle, mémoire secondaire; exemples.
- 10-12: Entrée / Sortie: organisation de base; le bus: synchrone / asynchrone; formes de transfert: programmée, par interruption, accès direct à la mémoire, processeurs E/S.
- 13: Introduction à l'Internet.

99-09-06

IFT1225

1.3

Évaluation

- Travaux pratiques 30% (4 à 5)
- Examen intra 30% (le 20 octobre)
- Examen final 40% (entre les 7 et 21 décembre)

Texte

- Vincent P. Heuring, Harry F. Jordan: Computer Systems Design and Architecture; Addison Wesley Longman, Inc., 1997.

99-09-06

IFT1225

1.4

Révision IFT1213

- Architecture du jeu d'instruction (ISA)
- Organisation de base de l'unité centrale
- Portes et circuits logiques combinatoires
- Bascules bistables
- Machines à état fini (FSM), circuits séquentiels synchrones
- Unité arithmétique, transferts d'information sur un bus


99-09-06

IFT1225

1.5

Organisation d'un ordinateur

Unité Centrale (CPU) typique




99-09-06

IFT1225

1.6

Ordinateur simple SRC

- Architecture RISC (*Reduced Instruction Set Computer*)
- Trois formats de base d'instructions
- 2 ou 3 spécifications d'opérandes/résultats dans l'instruction (dont un peut être dans la mémoire)



99-09-06

IFT1225

1.7

État du processeur

- PC<31..0>:** compteur d'instructions
(adresse de mémoire de l'instruction suivante)
- IR<31..0>:** registre d'instructions
- Run:** indicateur *run/halt* (un bit)
- Strt:** signal start
- R[0..31]<31..0>:** registres généraux

99-09-06

IFT1225

1.8

Format d'instructions

- Information fournie par une instruction:
 - Opération, Opérandes, Destination du résultat
 - Prochaine instruction
- Types d'opérations:
 - Chargement/Rangement (*Load/Store*)
 - ld r2, 4(r6) charger r2 par le mot de la mémoire à r[6]+4
 - st r2, 8(r6) ranger le contenu de r2 à la mémoire à r[6]+8
 - Arithmétique/Logique
 - add r1, r2, r3 ranger r[2]+r[3] dans r[1]
 - Branchement
 - brzr r2, r3 transfert de contrôle à l'adr. r[2] si r[3] = 0

99-09-06


IFT1225

1.9

Formats d'instructions de SRC

Trois formats de base

Sept sousformats




99-09-06

IFT1225

1.10

Formats détaillés



99-09-06

IFT1225

1.11

Exemples

Chargement / Rangement

Instruction	op	ra	rb	c1	Meaning	Addressing Mode
ld r1, 32	1	1	0	32	$R[1] \leftarrow M[32]$	Direct
ld r22, 24(r4)	1	22	4	24	$R[22] \leftarrow M[24+R[4]]$	Displacement
st r4, 0(r9)	3	4	9	0	$M[R[9]] \leftarrow R[4]$	Register indirect
la r7, 32	5	7	0	32	$R[7] \leftarrow 32$	Immediate
ldr r12, -48	2	12	-	-48	$R[12] \leftarrow M[PC -48]$	Relative
lar r3, 0	6	3	-	0	$R[3] \leftarrow PC$	Register (!)

99-09-06

IFT1225

1.12

Exemples

<u>Format</u>	<u>Example</u>	<u>Meaning</u>
neg ra, rc	neg r1, r2	;Negate (r1 = -r2)
not ra, rc	not r2, r3	;Not (r2 = r3')
add ra, rb, rc	add r2, r3, r4	;2's complement addition
sub ra, rb, rc		;2's complement subtraction
and ra, rb, rc		;Logical and
or ra, rb, rc		;Logical or
addi ra, rb, c2	addi r1, r3, #1	;Immediate 2's complement add
		;no subtract... c2 can be negative
andi ra, rb, c2		;Immediate logical and
ori ra, rb, c2		;Immediate logical or

99-09-06

IFT1225

1.13

Exemples

Deux formes de base d'instructions de branchement:

br rb, rc, c3<2..0> ; aller à R[rb] si R[rc] satisfait
; la condition spécifiée
; par c3<2..0>

brl ra, rb, rc, c3<2..0> ; R[ra] ← PC
; et brancher comme br

c3<2..0>, les 3 bits inf. de c3 déterminent la condition de branchement:

<u>lsbs</u>	<u>condition</u>	<u>Assy language form</u>	<u>Example</u>
000	never	brlnv	brlnv r6
001	always	br, brl	br r5, brl r5
010	if rc = 0	brzr, brlzt	brzr r2, r4, r5
011	if rc ≠ 0	brnz, brlnz	
100	if rc ≥ 0	brpl, brlpl	
101	if rc < 0	brmi, brlmi	

99-09-06

IFT1225

1.14

Exemple de branchement

En langage C: goto Toto

En langage d'assemblage SRC:

```

    lar r1, Toto    ; charger l'adresse dans r1
    br  r1          ; effectuer le branchement
    . . .
Toto . . .

```

99-09-06

IFT1225

1.15

Exécution d'instructions

```

instruction_interpretation := (
  ¬Run ∧ Strt → Run ← 1:
  Run → (IR ← M[PC]: PC ← PC + 4; instruction_execution) );
           recherche           exécution

instruction_execution := (
  ld (:= op= 1) → R[ra] ← M[disp]: load register
  ldr (:= op= 2) → R[ra] ← M[rel]:  load register relative
  st (:= op= 3) → M[disp] ← R[ra]:  store register
  str (:= op= 4) → M[rel] ← R[ra]:  store register relative
  la (:= op= 5) → R[ra] ← disp:     load displ. address
  lar (:= op= 6) → R[ra] ← rel:      load relative address
  nop (:= op= 0) → :                 No operation
  stop (:= op= 31) → Run ← 0:        Stop instruction
  ); instruction_interpretation.

```

99-09-06

IFT1225

1.16

Interprétation des champs de bits

ld ($:= \text{op} = 1$) $\rightarrow R[\text{ra}] \leftarrow M[\text{disp}]$:

disp $\langle 31..0 \rangle := ((\text{rb} = 0) \rightarrow c2\langle 16..0 \rangle \{\text{sign extend}\};$
 $(\text{rb} \neq 0) \rightarrow R[\text{rb}] + c2\langle 16..0 \rangle \{\text{sign extend, 2's comp.}\})$:

ld ($:= \text{op} = 1$) $\rightarrow R[\text{ra}] \leftarrow M[$
 $((\text{rb} = 0) \rightarrow c2\langle 16..0 \rangle \{\text{sign extend}\};$
 $(\text{rb} \neq 0) \rightarrow R[\text{rb}] + c2\langle 16..0 \rangle \{\text{sign extend, 2's comp.}\})$
 $]$:

- **Exemple:**

- If $IR = 00001\ 00101\ 00011\ 00000000000001011$
- then $ld \rightarrow R[5] \leftarrow M[R[3] + 11]$:

99-09-06

IFT1225

1.17

Exécution des instruction de branchement

- Condition déterminée par 3 bits inférieurs (*lsbs*) de l'instruction
- Après, le registre *Link* ($R[\text{ra}]$) pointe à l'instruction suivante, c.à.d. à l'adresse de retour de la procédure

cond $:= (c3\langle 2..0 \rangle = 0 \rightarrow 0$:	never
$c3\langle 2..0 \rangle = 1 \rightarrow 1$:	always
$c3\langle 2..0 \rangle = 2 \rightarrow R[\text{rc}] = 0$:	if register is zero
$c3\langle 2..0 \rangle = 3 \rightarrow R[\text{rc}] \neq 0$:	if register is nonzero
$c3\langle 2..0 \rangle = 4 \rightarrow R[\text{rc}] \langle 31 \rangle = 0$:	if positive or zero
$c3\langle 2..0 \rangle = 5 \rightarrow R[\text{rc}] \langle 31 \rangle = 1$:	if negative
br ($:= \text{op} = 8$) $\rightarrow (\text{cond} \rightarrow PC \leftarrow R[\text{rb}])$:	conditional branch
brl ($:= \text{op} = 9$) $\rightarrow (R[\text{ra}] \leftarrow PC$ $\text{cond} \rightarrow (PC \leftarrow R[\text{rb}]))$:	branch and link

99-09-06

IFT1225

1.18

Arithmétique et logique

add ($:= \text{op}=12$) $\rightarrow R[\text{ra}] \leftarrow R[\text{rb}] + R[\text{rc}]$:
addi ($:= \text{op}=13$) $\rightarrow R[\text{ra}] \leftarrow R[\text{rb}] + c2\langle 16..0 \rangle$
 $\quad \quad \quad \{2's \text{ comp. sign ext.}\}$:
sub ($:= \text{op}=14$) $\rightarrow R[\text{ra}] \leftarrow R[\text{rb}] - R[\text{rc}]$:
neg ($:= \text{op}=15$) $\rightarrow R[\text{ra}] \leftarrow -R[\text{rc}]$:

and ($:= \text{op}=20$) $\rightarrow R[\text{ra}] \leftarrow R[\text{rb}] \wedge R[\text{rc}]$:
andi ($:= \text{op}=21$) $\rightarrow R[\text{ra}] \leftarrow R[\text{rb}] \wedge c2\langle 16..0 \rangle \{ \text{sign extend} \}$:
or ($:= \text{op}=22$) $\rightarrow R[\text{ra}] \leftarrow R[\text{rb}] \vee R[\text{rc}]$:
ori ($:= \text{op}=23$) $\rightarrow R[\text{ra}] \leftarrow R[\text{rb}] \vee c2\langle 16..0 \rangle \{ \text{sign extend} \}$:
not ($:= \text{op}=24$) $\rightarrow R[\text{ra}] \leftarrow \neg R[\text{rc}]$:

2's complement sign extend = extension à un mot de 32 bits du bit de signe
 d'un nombre à complément de 2

99-09-06

IFT1225

1.19

Instructions de décalage

- Compte n peut être 5 bits inf. d'un reg. ou de l'instruction
- Notation: @ - replication, # - concaténation

$n := (\quad c3\langle 4..0 \rangle = 0 \rightarrow R[\text{rc}] \langle 4..0 \rangle :$
 $\quad \quad \quad c3\langle 4..0 \rangle \neq 0 \rightarrow c3\langle 4..0 \rangle) :$

shr ($:= \text{op}=26$) $\rightarrow R[\text{ra}] \langle 31..0 \rangle \leftarrow (n @ 0) \# R[\text{rb}] \langle 31..n \rangle :$

shra ($:= \text{op}=27$) $\rightarrow R[\text{ra}] \langle 31..0 \rangle \leftarrow (n @ R[\text{rb}] \langle 31 \rangle) \# R[\text{rb}] \langle 31..n \rangle :$

shl ($:= \text{op}=28$) $\rightarrow R[\text{ra}] \langle 31..0 \rangle \leftarrow R[\text{rb}] \langle 31-n..0 \rangle \# (n @ 0) :$

shc ($:= \text{op}=29$) $\rightarrow R[\text{ra}] \langle 31..0 \rangle \leftarrow R[\text{rb}] \langle 31-n..0 \rangle \# R[\text{rb}] \langle 31..32-n \rangle :$

99-09-06

IFT1225

1.20

Formes typiques des modes d'adressage (pas tous dans SRC)

Nom	Assembleur	Transfert de regs	Registre cible
			Utilisation
Register	Ra	$R[t] \leftarrow R[a]$	Var. temporaire
Register indirect	(Ra)	$R[t] \leftarrow M[R[a]]$	Pointeur
Immediate	#X	$R[t] \leftarrow X$	Constante
Direct, absolute	X	$R[t] \leftarrow M[X]$	Var. globale
Indirect	(X)	$R[t] \leftarrow M[M[X]]$	Pointeur
Indexed, based, or displacement	X(Ra)	$R[t] \leftarrow M[X + R[a]]$	Tableaux, structures
Relative	X(PC)	$R[t] \leftarrow M[X + PC]$	Vals dans pgm
Autoincrement	(Ra)+	$R[t] \leftarrow M[R[a]]; R[a] \leftarrow R[a] + 1$	Accès
Autodecrement	-(Ra)	$R[a] \leftarrow R[a] - 1; R[t] \leftarrow M[R[a]]$	séquentiel

99-09-06

IFT1225

1.21

Le matériel ... Portes logiques

A	B	F
0	0	0
0	1	0
1	0	0
1	1	1

A logic diagram of an AND gate. It has two input lines labeled 'A' and 'B' on the left, which merge into a single output line on the right labeled 'F = AB'.

ET (AND)

A	B	F
0	0	0
0	1	1
1	0	1
1	1	1

A logic diagram of an OR gate. It has two input lines labeled 'A' and 'B' on the left, which merge into a single output line on the right labeled 'F = A + B'.

OU (OR)

A	F
0	0
1	1

A logic diagram of a buffer (TAMPON). It consists of a single input line labeled 'A' that passes through a triangular buffer symbol to an output line labeled 'F = A'.

TAMPON (BUFFER)

A	F
0	1
1	0

A logic diagram of a NOT gate. It has a single input line labeled 'A' that passes through a triangular NOT gate symbol (with a small circle at the tip) to an output line labeled 'F = $\bar{A}$ '.

NON (NOT)

Autres:

NON-ET (NAND)
 NON-OU (NOR)
 OU-EXCLUSIF (XOR)
 NON-OU-EXCLUSIF (XNOR)
 MULTIPLEXEUR (MUX)
 DEMULTIPLEXEUR (DEMUX)


etc.

99-09-06

IFT1225

1.22

Circuit combinatoire




99-09-06


IFT1225

1.23

Multiplexeur



$$F = \bar{A} \bar{B} D_0 + \bar{A} B D_1 + A \bar{B} D_2 + A B D_3$$




99-09-06

IFT1225

1.24

Démultiplexeur




Comment construire un décodeur 2:4?

99-09-06

IFT1225

1.25

Additionneur




99-09-06

IFT1225

1.26

Circuits séquentiels




99-09-06

IFT1225

1.27

Bascule D synchrone




99-09-06

IFT1225

1.28

Basculer maître-esclave (M/E)




99-09-06

IFT1225

1.29

Transfert de données entre registres




99-09-06


IFT1225

1.30


Commande de transmission de données avec des portes logiques



commande de données



complément contrôlé




fusion de données

99-09-06

IFT1225

1.31

Transferts multiplexés entre plusieurs registres



Bascules (M/E) sensibles au front montant de l'horloge !


99-09-06

IFT1225


1.32

Circuits tampons à trois états

C	A	F
0	0	HiZ
0	1	HiZ
1	0	0
1	1	1



C	A	F
0	0	0
0	1	1
1	0	HiZ
1	1	HiZ





99-09-06

IFT1225

1.33

Registre à 8 bits




Comment ajouter à l'entrée
un circuit à décalage
à gauche/droit ...?

99-09-06

IFT1225

1.34

Registre avec un décaleur g/d à son entrée



99-09-06

IFT1225

1.35

Registres et unités arithmétiques et logiques liés par un bus

Exemple:


Spec. RT abstraite
 $R[3] \leftarrow R[1] + R[2];$

RT concrète (implantation)

$Y \leftarrow R[2];$
 $Z \leftarrow R[1] + Y;$
 $R[3] \leftarrow Z;$

Séquence de contrôle

$R[2]_{out}, Y_{in};$
 $R[1]_{out}, Z_{in};$
 $Z_{out}, R[3]_{in};$



99-09-06

IFT1225

1.36