Projets

Projet Nom - prénom Article à présenter État d'avancement 
Casse brique avec processeur pipeliné Tabari Karima A HARDWARE/SOFTWARE CO-DESIGN APPROACH FOR
FACE RECOGNITION BY ARTIFICIAL NEURAL NETWORKS
 
Casse brique avec processeur pipeliné Amine Anane    
Multi-processeur Ogoubi Étienne    
Squash 3D Dubois Martin Highly pipelined asynchronous FPGAs Source International Symposium on Field Programmable Gate Arrays archive Proceeding of the 2004 ACM/SIGDA 12th international symposium on Field programmable gate arrays   
Squash 3D Dubois Mathieu High-level language abstraction for reconfigurable computing Najjar, W.A.; Bohm, W.; Draper, B.A.; Hammes, J.; Rinker, R.; Beveridge, J.R.; Chawathe, M.; Ross, C.; Computer , Volume: 36 , Issue: 8 , Aug. 2003 Pages:63 - 69 IEEE JNL RDV 9 mars 14H30
Balistique interactif Metzger Michel "Nonintrusive debugging using the JTAG interface of FPGA-based prototypes" de la Torre, E. Garcia, M. Riesgo, T. Torroja, Y. Uceda, J. + divers articles sur le sujet RDV 9 mars 14H00
Space Invaders Bastien Frédéric

3-D Floorplanning: Simulated Annealing and Greedy Placement Methods for Reconfigurable Computing Systems K. Bazargan R. Kastner M. Sarrafzadeh

RDV 15 mars 13h00
Space Invaders Noreau-Hébert  Étienne    
Multi-processeur Gagné Vincent
Design of Very Deep Pipelined Multipliers for FPGAs
Alex Panato, Sandro Silva, Flávio Wagner, Marcelo Johann, Ricardo Reis, Sergio Bampi
RDV 9 mars 15H00
Vision stéréo Drouin Marc Antoine    

Contact students