


Série d'exercices #7

IFT-1215

February 20, 2015

S1.9

Soit le circuit logique séquentiel de la figure, accompagné d'une entrée qui consiste en une séquence alternée de 0s et de 1s, comme montré:



Prendre comme hypothèse que l'état initial du circuit produit une sortie composée de 0s. Montrer les prochain 6 états de sortie. Résumer en un mot ce que fait ce circuit.

S1.10

Mettre au point un circuit qui serve de *registre à décalage* à quatre étages. Un registre à décalage décale les bits d'entrées un à un, de sorte que la sortie de chaque étage représente la sortie de l'étage antérieur au cycle précédent.

S1.s

Mettre au point un circuit séquentiel avec une entrée I et une sortie O , telle que O passe à 0 après trois zéros consécutifs en entrée, passe à 1 après trois uns consécutifs, et garde sa valeur dans les autres cas. E.g.:

I		000101010101000101011001110010100100011101...
O		...0000000000000000000000000111111111100011...

8.6

Montrer en détail le fonctionnement d'un LMC modifié pour fonctionner en *pipeline*. Discuter les modifications nécessaires pour résoudre les problèmes de conflits de ressources et de dépendances de contrôle et de données.

6.12

Le programme LMC ci-dessous est censé additionner deux nombres, soustraire un troisième de la somme, et renvoyer le résultat, i.e,

$$OUT = IN_1 + IN_2 - IN_3$$

adresse	mnemonique	code
00	IN	901
01	STO 99	399
02	IN	901
03	ADD 99	199
04	STO 99	399
05	IN	901
06	SUB 99	299
07	OUT	902
08	HLT	000

Quelle est l'erreur? Corriger le programme.